1/1 JAPIO - (C) JPO- image

PN - JP 02062687 A 19900302 [***JP02062687***]

TI - INFORMATION WRITING SYSTEM FOR IC CARD

IN - SHINAGAWA TORU

PA - HITACHI MAXELL LTD

AP - JP21452288 19880829 [1988JP-0214522]

IC1 - G06K-019/07

IC2 - G06F-003/08

- AB -PURPOSE: To write information at a high speed by executing processing for writing write data from an external device onto an SRAM and processing for writing data on the SRAM to an EEPROM in parallel within transfer time for one page.
 - CONSTITUTION: An EEPROM4, for example, builds in a latch circuit 4a to execute high-speed writing in units of 32-byte information lengths and has this latch circuit 4a and a memory part 4b of the EEPROM. Further, the EEPROM4 can write data having a unit information length from an external part at a high speed in write time tR, and writing to the memory part 4b of the EEPROM 4 is executed after that in write time tw almost the same as that of an ordinary EEPROM in the internal part of the EEPROM4. The writing is executed by deciding that the storing of the data from the external part into the latch circuit 4a ends, and in the writing, automatically latched data for one page are written to the memory part 4b. Further, the EEPROM of the memory part 4b is composed so that each storage area can be managed in units of pages with 32 bytes as the unit.
 - COPYRIGHT: (C)1990,JPO&Japio

⑩日本園特許庁(JP)

① 特許出顧公開

@ 公 開 特 許 公 報 (A) 平2-62687

@Int. Cl. 5

庁内整理番号

每公開 平成2年(1990)3月2日

G 06 K 19/07 G 06 F 3/08

会発明の名称

C 6711-5B

-ŠB G 96 K 19/00 審査論求 未請求 請求項の数 2

N 2 (全6頁)

②特 顕 昭83-214522

識別記号

【Cカードの情報書込み方式

優出 巓 昭63(1988) 8月29日

@ 発明者品川

徹 大阪府茨木市丑寅1丁目1番88号 日立マクセル株式会社

内

団出 顕 人 日立マクセル株式会社

大阪府茂木市丑寅1丁目1番88号

99代理人 弁理士 掲山 信是 外1:

朝 海 🍍

1. 発明の名称 【Cカードの情報書込み方式 2. 特許選求の範囲

(1) プロセッサと、このプロセッサのシステムブ ログラムを格納する第1の不得発性メモリ路と、 アプリケーションプログラム又は鬼縁データ否を 撤納する否慎无可能な第2の不揮発性メモリ部と、 各種の処理データを記憶する音換え可能な不用業 性メモリ又は排発性メモリからなる類3のメモリ 部とを有し、外部施置との間でデータの侵役を行 う】Cカードにおいて、第2のメモリ部はRバチ ト(nは2以上の整数)の単位情報長を単位とし て指定された記憶拡進に情報を記憶するものであ って、阆起供航衛程長の情報について外部からの 井込み時間 ti とその内部での複込み時間 te (ただし、ミストし」)とを行し、第3のメモリは 術記単位情報是を記憶する領域を複数何し、ロバ イト (mはロより小さい整致) のデータを複数の 前記領域の1つに書込む処職時間し3 と顔忍時間 ti との和が郁起雨パイトの受信時間と導しいか

(2) プロセッサと、このプロセッチのシステムプログラムを格納する項1の不博免性メモリ鉱と、アプリケーションプログラム又は登録データ等を 格納する許挽え可能な第2の不弾発性メモリ路と、 各種の処理データを記憶する当換え可能な不揮発性メモリ又は採売性メモリからなる第3のメモリ 路とを行し、外部袋置との間でデータの投受を行

特別平2-62687(2)

うICカードにおいて、第2のメモリ部はnバイ ト(ロは2以上の整敷)の単位情報品を単位とし て指定された記憶位置に情報を記憶するものであ って、蔣記単位議督長の講報について外部からの 番込み時間 t 1 とその内部での書込み時間 t 2 〔 ただし、 t z > t i)とを打し、第3のメモリは 前記単位情報長を記憶する領域を複数行し、mパ イト(点はnより小さい繁散)のデータを視改の 前記領域の1つに登込む処理時間ta と関記時間 ti との和が前記曲パイトの受信時間と導しいか これよりも短く、かつ前記単位切損長の情報を受 付する時間 t 4 が t 4 圣 t 1 + t 2 + t 3 であっ て、前記プロセッサは側起システムプログラム又 は前紀アプリケーションプログラムに従って削泥 外部装置から人力された書込み情報のうち削記皿 パイトのデータを受信したときにmパイトの受信 に応じてそれを複数の前記術域の1つに順次書込 む処理をし、耐記単位情報及分の情報の書込みが 顔紀領域の少なくとも1以上に完了していて、か つ前記転送された書込み情報のmパイトの情報を 受信しているときに顔記単位情報長の遵込みが完 了している関記領域のうち最もおい単位情報長を 起位している順権の前記性位績根長分の情報を事 2のメモリに背込む処別をすることを特徴とする ICカードの情報書込み方式。

1.発明の詳細な説明

【成業上の利用分野】

この発明は、1Cカ→ドの情報書込み方式に問" し、詳しくは、その処理プログラム等を記憶する EEPROMペグワンロードでブログラム海を格 納する場合にその書込み処理が効率的にできるよ うな協権群込み方式に関する。

【従米の技術】

硬来、ICカードは、マイクロブロセッサの鬼 照プログラムがマスクROM内に格納されていて、 その内容を変更することはできなかったが、最近 では、電気的関表可能な不振発性メモリ(EEP ROM) をプログラム用メモリとして用いること によりプログラムが彼からむ込め、その内容を徴 から変更することが可能となった。

また、【Cカードでは、このEEPROMにブ ログラムのほかに各種の10情報(舞別提得盛い は駅台情似)などの登録ゲータについて後からお 込むことが行われ、このようなメモリと、一時的 なデータの記憶存に使用されるワークメモリとし てSRAM等のメモリとが用いられている。

[解伏しようとする課題]

一般に、SRAMは、EEPROMに対してモ の普込み時間が比較的違い利点があるが推凝を切 ると記憶データが揮発する欠点がある。一方、E EPROMは、普後え可能な不休免性メモリとし て使用できるが、1パイト当たりの普込み時間が 9RAMのメリオーダーに対して皿Sオーダーと その脅込み時間に多く時間を要する欠点がある。

そこで、従来は、大量のデータをEEPROM に書込む数には、一旦SRAMにデータを貫込ん でから、それをEBPROMに背込むようにして いる。しかし、TCカードではSRAM部分の官 量をあまり大ちくほらないので、道程パップファと して利用されるSRAMの領域のサイズに制限が あって、一度に興定された大きさのダータしか伝 送できず、少数のデータ群に分割して大風データ を伝送して許込みを行っているのが現状である。

その結果、開始コード、フマンド、温冽コード、 終了コード方の道視するデータを含む得込みデー タを何回も伝送しなければならず、データ選込み 及びその伝送処理に手間がかかる。しかも、 T C カードでは、再込み処理が受信、再込み、難思の 直列処理となっているために、前記のようなデー タの分割は高迷惑込み処理の辞書となる。

この発明は、このような従来技術の問題点を無 於するものであって、ICカードに仮恨を課込む 場合に高端な群込みが行えるしてカードの制役者 込み方式を提供することを目的とする。

[議園を解決するための手段]

このような目的を追破するためのこの差明の【 Cカードの依頼許込み方式における構成は、プロ セッチと、このプロセッサのシステムプログラム を削納するポーの不御発性メモリ船と、アプリケ ーションプログラム又は登録データ事を格納する

特開手2-62687 (3)

書換え可能な第2の不単発性メモリポと、各種の 処理ゲータを記憶する書換え可能な不揮発性メモ リ又は何兆性メモリからなる第3のメモリ路とを びし、外部装置との間でデータの投及を行う1C カードにおいて、第2のメモリ部はロバイト(N は2以上の鑑数)の単位情報長を単位として指定 された記憶位置に特徴を記憶するものであって、 **単位折根反の折報について外部からの書込み時間** ti とその内部での非込み時間 t z (ただし、 t $_2>t_1$)とを有し、斑3のノモリは単位依頼民 を記憶する領域を複数質し、血パイト(血はロよ り小さい勢数)のデータを複数の領域の1つに市 込む処理時期taと時間tiとの利がのパイトの 受信時間を答しいかにれよりも短いものであって、 プロセッサがシステムプログラム又はアプリケー ションプログラムに従って外部貨品から転送され たお込み情報のうちmパイトのデータを受信した ときにmパイトの受信に応じてそれを複数の前品 飢壊の1つに顆次番込む処理をし、単位情報長分 の情報の書込みが開記簡単の少なくともし以上に

完了していて、かつ転送された許込み折根のmパイトの情報を受信しているときに単位折視及の進込みが定了している領域の単位情報及分の情報を 第2のメモリにお込む処理をするものである。 【作用】

このように、第2のメモリモ、例えば、内部に、 での単位情報以(例えば、32パイト、84パイト等)のラッチ回路を内滅した高速表込み可能 なBPROMを加いて構成し、ラッチされる前 記の単位情報は(以下必要に応じてベージという) と郭しい最きを単位として外部を改定してが、外 ではなみ情報をSRAM上に複数記憶し、外 な変配からの要込みデータのSRAM上へのお込み のお込み処理としているので、外のでは、 して行うようにしているので、外 のでは送中に転送情報のEEPROMへのお込み を実行させることができる。

【実施例】

以下、この発明の一実施例について図面を参照 して詳細に説明する。

項1回は、この免制の【Cカードの情報申込み 方式を適用した一実施例のプロック回、第2回は、 その割込み処理のタイミングチャーと、第3回は、 そのSRAMからEEPROMへデータを書込む 場合の規制知である↓

1は、1Cカードであり、その内部にプログラムを終納したマスクROMBと、アプリケーションプログラム又は受疑データ事を格納するEEPROM4と、適付パッファ及び作業用として頂いるSRAMSの答えモリと、外部との信号の授受を行う人山力インタフェース2と、外部を制御するプロセッサ(MPV)3とを貸している。

ここで、EBPROM4は、例えば、32パイトの情報長単位で高速者込みができるテッチ 関節 4 a を内蔵し、このテッチ 同節 4 a とEEPRO Mのメモリ部 4 b とを作している。そして、近2 関に示すように、外帯からぎ込み時間 t B で単位 情報長(1ページ分。ここでは32パイト)のデ ータを高速にお込むことができ、その内部では、 医EPROM4のメモリボ4 bに、 連席のEEP ROMとほぼ倒様な許込み時間で、 でその後に否 込みが行われる。このお込みは、ラッチ回路 4 a 内に外部からデータの格納が終了したことを判定 して行われ、自動的にラッチした!ページ (単位 情優長)分のデータ (32パイト)をそのメモリ 燃4 bへ 方込むものである。なお、メモリ郡 4 a のEPROMは、ここでは、ラッチ側路 4 aの サッチ情優長、32パイトを単位とするページ像 で各記像領域が管理されるように構成されてい

一方、第3回に示すように、SRAM5の頭頭には、1ペーツの配復長と阿様の情報長(32パイト)を持つ受信データ記憶領域Aと受信データ記憶領域Bとからなる通信パッファ 5 b が設けられている。

そこで、第2階及び第3間に従ってしページ後を32パイトとした場合のデーク書込み手順について次に提明する。なお、以下の処理は、基本的

特周平2-62687 (4)

には、外球設置から受けたデータ書込みコマンドに比してマスクROM6に記憶されたシステムアログラム或いはEEPROM4に記憶されたファダケーションプログラムのうちのデータ海込を沿することで行われるものとする。そして、人はインタフェース2或いはMPU3の内部の1、インタフェース2或いはMPU3の内部の1、インタフェース2項にMPU3の内部の1、インタフェース2項にMPU3の内部の1は、インタフェース2項に「アータの受けて、「アートでで受けて、「アータの受けたのであって、受信データの受けとおよるものとする。

なお、この初知者におけるアプリケーションプログラムとは、基本的な制御を行うシステムプログラムに対するものであって、ICカードの仕様に応じて特定の機能付けを行う基礎プログラム液いはそのための動作プログラムをいう。

さて、1 C カード1は、外部設置から割込みコマンドとともに又はこれとは別に審込みデータの転送を受けたときに、これを確認の1ページの単位である3 2 パイト単位で E E P R O M 4 に許込

む処門を行う。ここで、外部製製から伝送される サータのパイト単位での受信順位を、第2関に示 すように、n(nは、1~32)とし、しパイト の伝送時間をして、SRAM5への1パイトあ込 み時間をもま、 EEPROM4の内部のラッナ回 路4a内の1ページ券込み時間をしま、ラッチ値 路4a内の1ページ分のデータのEEPROM4 への頂込み時間をしまとすると、これらの関係が 次の条件を満足するものである。

その書込み動作としては、MPU3が人山力インタフェース2を介して行込みデータとしての伝送データを1パイト受信してそのゲータをSRAM5へ一旦当込み、その動作を1ペーツ長(32パイト)分くり取し、BBPROM4の記憶反単位である1ペーツ分(32パイト分)のデータを受信した後、受信した最後の1パイト分のデータ

をSRAM5へ対込み、さらに、次の1ベージ分の最初の1パイト分のデータを受信しているときに、1つ前に受信した1パイト分のデータのSRAM5への表込みが完了すると、その後に次の1パイトの受信が完了すると、その後に次の1パイトの受信が完了すると、その後にないて、続いてすでに受信済みの1ページ分のデータをSRAM5から設出してEBPROM4のラッチ回路4aへ対込む処理をする。その後にMPU3は、次に受信された受信データの1パイトをSRAM5に責込む。

一方、MPU3により1ペーツ分のデータが普込まれたEEPROM4は、その外部からのお込みデータをラッチ回路4aで受け、その帯込みが終了すると、MPU3の動作とは独立に、EEPROM4は、その内部においてラッチ間路44からEEPROMのメモリ 塚4 もの谷メモリセルへの再込み動作に入る。そして、1ページ分のデータのよみを時間は『後にその登込みを完了する。

EEPROM4がこの内部での1ページ分のデータの群込みを行っている間、MPU3は、その

お込み時間しての期間に、次の(ペーク分の受信 データをSRAM5の受信データ記憶領域A又は Bのいずれかにむ込みも処理を構造しており、それが、前記の背込み終了と同時か、その後に完了 する(②式金融)。そこで、このき込みが定了した受信データ記憶領域B又はAのいずれかに記し されている(ページ分のデータが次に受信したし パイト分の受信中に含まり及り、イト分の受信中に含まりである。このような繰り返しにより受信データが順 次とEPROM4に(ページ分単位で書込まれていく。

この処理状態を具体的に示すのが第2図であって、仮に、受信データ記憶領域B上に外面設置から転送された受信データがお込まれるもの(第3 関の実績矢印参則)とし、第2図に示すように、やがて、1ペーツ分の最後の受信データが受信されて1ペーツ分(3 2パイト分)の受信が終了すると、最後の1パイト分のデータの5 R A M 5 へのお込みが狭いて行われ、受信データ記憶領域B に1ペーツ分のすべての受信データのお込みが終

特閉平2-62687 (5)

了する。このときの処理の評細を述べると、MP U3は、n=32の1つ前の1ページ分の最後の 1パイトの受信から一定時間おいて(この一定時 間は、仮道方式とプロセッサの処理能力に応じて 決まり、受信と自込みが同時にできるものでは、 この空き時間がほとんどなくてもよい)、次の1 ページ分のa=lの1番目の1パイトの受信処理 に移り、n=lのしパイト门のテータを受信中に **崩紀のn=32の最後の1パイト分の受信データ** を受信データ記憶領城日に普込む。その後、続い て受信データ配位領域日に記憶されている1ペー ジ分の受信アータを製血してEEPROM4へ書 込む。そして、その後に受信中の1パイト分の受 信データ(n=lのデータ)の受信が完了した時 点でこれを受信データ記憶額域Aの最初(n=1 の位置)に掛込んで記憶し(第3四の点額矢削参 財)、このようにしてその領域の先頭から順次 1 パイト単位に受信データを指納していく。

この場合、1ページ分のデータのEEPROM 4への芬込みは、ファチ時間IRで遊む。そして、

このときラッチされた1ペーツ分のデータは、E・2PROM4の内部の普込み時間 to でEEPROM4の内部の各メモリセルへ作き込まれていく。この間にMPU3は、受信データ記憶領域Aを利用して受信した次の受信データをそこに順次書込む処路をしている。

そこで、第3回に示すように、SRAM5上に 設けられた受信データ記憶顕端Aと受信データ記 憶領域Bには、1ペーン分でとに受信データが記 他され、これら領域が交互に用いられる。このようにして一見SRAM5上に受信データが1ペー ッ分配慮され、次の1ペーン分の最初の1パイト 分のデータの受信動作とすでに記憶されたSRA M5上の1ペーシ分のデータのEEPROM4へ の群込み動作が載行して行われることになる。

以上は、しページ分の後で、次の1ページ分の 受信アータの最初の1パイトを受信中にEEPR 0M4への古込みを行うものであるが、EEPR 0M4のお込み時間もずがさらに履ければ、EE PROM4への寄込みは、1ページ分の受信アー

タが受信データ記憶領域A又はBに記憶され、それが定了した後の次の1パイト受信中に行われればよい。

ところで、EEPROM4への受信データの許込みは、削近のの式で示されるように、受信データル地類域Aへの背込みが終了する以前にEEPROM4内の割込みが終了するように投資されているため、以後同様に受信データ記憶領域A、Bを父父に用いたデータ書込みを行うことができ、このことによって通信パッファサイズに依存しない大調データの連続的な伝送・書込み処理を行うことがでる。

なお、このような身込み処理を行うデータとしては、ダウンロードで行うアプリケーションプログラムとか、各種の登録データなどを挙げることができる。

以上規則してきたが、実施的では、SRAM5 にに2つの受信データ記憶領域AとBを設けているが、伝送時間とBBPROMへのデータ当込み時間の関係によっては、受信データ記憶領域数を 3以上としてもよい。このように複数の受信データ記憶領域を設けた場合には、敵も古い受信データから光に認出してBEPROMに雪込む立たとになる。このように3以上の受信データ記憶はを設ければ、EEPROM4における内部世位ならは、EEPROM4におけるではながにおいてもデータの受信とである。このような場合にはトトの受信データをSRAMに考込んだ後にEEPROMにおいてとSRAMに考込んだ後にEEPROMにおいてEEPROM4への考込みが行われればよい。

実施例では、受信データを1パイトごとにSRAMにお込んでいるが、数パイトを単位としてもなく、これは、入川カインタフェース2或いはMPU3の内部のレジスタ等の容取とMPU3の受信データの処理能力とにより決定されるものであって、受信データの受信とお込み処理とが独立に行える最大パイト数まで可能である。

特朗平2-62687 (6)

また、実施例では、ラッチ回路付きのBBPR OMがりつ設けられているが、これは、複数便数 けられていてもよく、このような場合には、デー タを受信するSRAMの受信データ記憶領域は、 **複数のEEPROMに分配できるように対応する** 数の受得データ記憶術域を設けることができる。

さらに、この発明におけるメモリの構成は、災 梅別ではSRAMとEEPROMの倒を示してい るが、SRAMやEPROM帯のメモリに限定さ れるものではない。

[機助の効果]

以上説明したように、この発明では、データの 伝道時間よりもな込み時間の短いメモリと、例え ば、ラッチ倒粉付きのEEPROMの上うに外部 からのデータの許込み時間が短く、内部における テータ者込み時間が長いメモリとの2種を用い、 **得込み時間の長いメモリへのデータ用込み処理時** 脚内に伝送されるデータを格納するための受症デ ーク記憶領域を委込み時間の短いメモリ上に設け て、かつその受信データ記憶領域のサイズを内部

井込み時間の長いメモリのアクセス単位長である 情報長の包数値とすることにより、大量データの 建鍵的等込みができ、含込み基理係力を向上させ ることができる。

4.図面の簡単な説明

第1回は、この遊りの10カードの指揮者込み 方式を適用した一実巡機のプロテク図、第2図は、 その書込み処理のタイミングテャート、第3別は、 そのSRAMから88PROMへデータを訴込む 場合の説明図である。

1-10---

2一入山力インタフェース、

3 ... プロセッサ (MPU), 4 -- E 8 PROM.

4 & …ラッチ回路、5 … 5 RAM、

6 - マスクROM.

特許出顧人 日立マクセル株式会社 化解人 炸頭士 拠 山 佔 是 乔理士 迫 本 含土男







